[Engineering] 스탑워치 VHDL 설계 > 자료링크

본문 바로가기



자료링크

[Engineering] 스탑워치 VHDL 설계

페이지 정보

작성일18-06-08 07:20

본문




Download : [공학] 스탑워치 VHDL 설계.hwp




[공학] 스탑워치 VHDL 설계 , [공학] 스탑워치 VHDL 설계공학기술레포트 , [공학] 스탑워치 VHDL 설계
[공학],스탑워치,VHDL,설계,공학기술,레포트
레포트/공학기술

설명






Download : [공학] 스탑워치 VHDL 설계.hwp( 82 )




순서

스탑워치 VHDL 설계

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity stop is

PORT(
CLK : in std_logic;
SW_A : in std_logic;
SW_B : in std_logic;
SW_C : in std_logic;
SW_D : in std_logic;
SEG_DATA : out std_logic_vector(7 downto -xxxx-xxxx);
SEG_COM : buffer std_logic_vector(7 downto -xxxx-xxxx)
);
end stop;

architecture arc of stop is

signal mode : std_logic_vector(2 downto -xxxx-xxxx);
signal SW_A_Q1, SW_A_Q2 : std_logic;
signal SW_B_Q1, SW_B_Q2 : std_logic;
signal SW_C_Q1, SW_C_Q2 : std_logic;
signal SW_D_Q1, SW_D_Q2 : std_logic;
signal msec : integer range -xxxx-xxxx to 9999;
signal seg5,seg6 : std_logic_vector(7 downto -xxxx-xxxx);
signal seg7,seg8 : std_logic_vector(7 downto -xxxx-xxxx);
signal temp : integer range -xxxx-xxxx to 9999;
signal temp1 : integer range -xxxx-xxxx to 9999;
signal cnt : integer range -xxxx-xxxx to 999;
function seven (display: integer range -xxxx-xxxx…(省略) to 1-xxxx-xxxx)
return std_logic_vector is
variable seg_data: std_logic_vector (7 downto -xxxx-xxxx);
begin
case display is
when -xxxx-xxxx 〓` seg_data :〓 `-xxxx-xxxx-xxxx-xxxx111111`;
when 1 〓` seg_data :〓 `-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx11-xxxx-xxxx`;
when 2 〓` seg_data :〓 `xxx11-xxxx-xxxx11`;
when 3 〓` seg_data :〓 `xxx-xxxx-xxxx1111`;
when 4 〓` seg_data :〓 `-xxxx-xxxx11-xxxx-xxxx-xxxx-xxxx11-xxxx-xxxx`;
when 5 〓` seg_data :〓 `-xxxx-xxxx11-xxxx-xxxx11-xxxx-xxxx1`;
when 6 〓` seg_data :〓 `-xxxx-xxxx11111-xxxx-xxxx1`;
when 7 〓` seg_data :〓 `-xxxx-xxxxxxx-xxxx-xxxx111`;
when 8 〓` seg_data :〓 `-xxxx-xxxx1111111`;
when 9 〓` seg_data :〓 `-xxxx-xxxx11-xxxx-xxxx-xxxx-xxxx111`;
when others 〓` seg_data :〓 `-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx-xxxx`;
end case;
return seg_data;
end seven;

begin
SEG_COM(3 downto -xxxx-xxxx) `〓 `1111`;
process(CL
[Engineering] 스탑워치 VHDL 설계



[Engineering] 스탑워치 VHDL 설계

[공학]%20스탑워치%20VHDL%20설계_hwp_01_.gif [공학]%20스탑워치%20VHDL%20설계_hwp_02_.gif [공학]%20스탑워치%20VHDL%20설계_hwp_03_.gif [공학]%20스탑워치%20VHDL%20설계_hwp_04_.gif [공학]%20스탑워치%20VHDL%20설계_hwp_05_.gif [공학]%20스탑워치%20VHDL%20설계_hwp_06_.gif




다.

자료링크 목록

Total 220건 1 페이지
자료링크 목록
번호 제목 날짜
220 [솔루션] 물리화학 엥겔 3판 한글 솔루션 새글 10:04
219 [공학]전기전자회로 experiment(실험) - BJT의 단자 특성과 바이어싱 결과 새글 06-17
218 웅진코웨이 유럽 진출전략,유럽 정수기시장,정수기시장,유럽정수기,웅진코웨이,웅진코웨이해외진출,해외진출전략 06-17
217 [放通大(방통대) 행정학과 1학년 국제정책 및 통상갈등 공통] 우리 영토인 독도 영유권을 둘러싸고 우리나라와… 06-17
216 [자연과학] [화학experiment(실험)] 화학reaction response에서 평형상수의 결정 06-17
215 [present condition資料] 남동발전(주) 민영화 추진 present condition 06-17
214 줌달 일반화학 7판 解法(솔루션) 모든 챕터 포함 06-17
213 [방통대 행정학과 4학년 통치의 기본구조 B형] 사법권의 범위와 한계를 설명(說明)하시오. 06-17
212 [A+받은 물리實驗(실험) 결과 보고서] 휘스톤 브릿지 06-17
211 [ 한국방송통신대학교 행정학과 4학년 정책分析론 공통] 문제구조화 방법에 관하여 논하쇼 . 06-17
210 [放通大(방통대) 전학과 3학년 인간과 교육 공통] 1. 주입식 교육관과 이와 대비되는 자연주의 교육관, 진… 06-17
209 [放通大(방통대) adolescent(청소년)교육과 4학년 가족상담 및 치료 B형] 인간중심의 상담理論(이론… 06-17
208 [放通大(방통대) 전학과 4학년 현대의 서양문화 C형] 서양 현대미술 중에서 팝아트가 반영하는 사회와 경제상… 06-17
207 일본광역행정단위지도와관동관서지방 [일본학과 3학년 .. 06-17
206 Forouzan 데이터통신과 네트워킹 4판 솔루션 영문판 솔루션 chapter1 32까지 06-16
게시물 검색


해당 레포트자료의 저작권은 각 레포트업로더에게 있습니다.
dreamstar 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.

Copyright © dreamstar.co.kr All rights reserved.
상단으로
모바일 버전으로 보기